Conception d'une FIFO asynchrone avec Verilog
Le module Verilog ci-dessous définit une FIFO asynchrone avec des paramètres configurables pour la largeur des données et la profondeur. Le mode FWFT (First Word Fall Through) est activé, et la conversion en code Gray est employée pour gérer les pointeurs entre domaines d'horloge. La mémoire est implémentée comme une RAM à double port, avec des ...
Publié le 10 juillet à 20h23