Mécanisme d’interruption RISC-V : transition sécurisée du mode machine au mode utilisateur
1. Transition contrôlée du mode machine vers le mode utilisateur
Dans l’architecture RISC-V, la gestion des interrputions repose sur une coordination rigoureuse entre niveaux de privilège, état des registres et flux d’exécution. À l’allumage, le processeur démarre en mode machine (M-mode), le niveau de privilège le plus élevé. Pour exécuter du ...
Publié le 17 août à 04h06